首页> 外文OA文献 >A 0.45pJ/conv-step 1.2Gs/s 6b full-Nyquist non-calibrated flash ADC in 45nm CMOS and its scaling behavior

【2h】

A 0.45pJ/conv-step 1.2Gs/s 6b full-Nyquist non-calibrated flash ADC in 45nm CMOS and its scaling behavior

机译：在45nm CMOS中的0.45pJ /转换步长1.2Gs / s 6b全奈奎斯特非校准闪存ADC及其缩放行为

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
相似文献
相关主题

摘要

A 6-bit 1.2 Gs/s non-calibrated flash ADC in a standard 45nm CMOS process, that achieves 0.45pJ/conv-step at full Nyquist bandwidth, is presented. Power efficient operation is achieved by a full optimization of amplifier blocks, and by innovations in the comparator and encoding stage. The performance of a non-calibrated flash ADC is directly related to device properties; a scaling analysis of our ADC in and across CMOS technologies gives insight into the excellent usability of 45nm technology for AD converter design.

机译：提出了一种采用标准45nm CMOS工艺的6位1.2 Gs / s非校准闪存ADC，该器件在全部奈奎斯特带宽下均达到0.45pJ / conv步长。通过全面优化放大器模块以及比较器和编码阶段的创新，可以实现省电工作。未经校准的闪存ADC的性能与器件性能直接相关；例如，通过对我们的ADC在CMOS技术中以及在整个CMOS技术中的缩放分析，可以深入了解45nm技术在AD转换器设计中的出色可用性。

著录项

作者
Veldhorst, P.; Goksun, George; Buter, Berry; Vertregt, Maarten; Annema, Anne J.; Nauta, Bram;
展开▼
作者单位

展开▼
年度 2009
总页数
原文格式 PDF
正文语种 und
中图分类

相似文献

外文文献
中文文献
专利

1. An embedded 0.8 V/480 ΜW 6b/22 MHz flash ADC in 0.13-Μm digital CMOS process using a nonlinear double interpolation technique [J] . Lin J., Haroun B. IEEE Journal of Solid-State Circuits . 2002,第12期

机译：采用非线性双插值技术的0.13-μm数字CMOS工艺中的嵌入式0.8 V / 480 MW 6b / 22 MHz闪存ADC
2. An Optimal Design of UP-DOWN Counter as SAR Logic Based ADC using CMOS 45nm Technology [J] . Miss. Rohini Mane, Prof. Swati Shetkar International Journal of Engineering Research and Applications . 2017,第4期

机译：基于CMOS 45nm技术的UP-DOWN计数器作为基于SAR逻辑的ADC的优化设计
3. Design of Low Power SAR ADC for ECG Using 45nm CMOS Technology [J] . Silpa Kesav, K.S.Nayanathara, B.K. Madhavi International Journal of VLSI Design & Communication Systems . 2017,第1期

机译：基于45nm CMOS技术的ECG低功耗SAR ADC设计
4. A 0.45pJ/conv-step 1.2Gs/s 6b full-Nyquist non-calibrated flash ADC in 45nm CMOS and its scaling behavior [C] . Paul Veldhorst, George Goksun, Anne-Johan Annema, European Solid-State Circuits Conference . 2009

机译：0.45pj / conv-steet 1.2gs / s 6b全奈奎斯特非校准的闪光ADC，45nm CMOS及其缩放行为
5. A 2-bit 1Gsps ADC Array with 32:1 Serializer in 45nm CMOS SOI Technology [D] . Tian, Geng 2012

机译：具有45nm CMOS SOI技术的具有32：1串行器的2位1Gsps ADC阵列
6. A 0.45pJ/conv-step 1.2Gs/s 6b full-Nyquist non-calibrated flash ADC in 45nm CMOS and its scaling behavior [O] . Veldhorst Paul, Goksun George, Buter Berry, 2009

机译：采用45nm CmOs的0.45pJ / conv-step 1.2Gs / s 6b全奈奎斯特非校准闪存aDC及其缩放行为

A 0.45pJ/conv-step 1.2Gs/s 6b full-Nyquist non-calibrated flash ADC in 45nm CMOS and its scaling behavior

摘要

著录项

相似文献

相关主题

期刊订阅